DIALOG(R)File 345:Inpadoc/Fam. & Legal Stat (c) 2004 EPO. All rts. reserv.

8132356

Basic Patent (No, Kind, Date): JP 63121886 A2 880525 (No. of Patents: 002>

ACTIVE MATRIX PANEL (English)
Patent Assignee: SEIKO EPSON CORP
Author (Inventor): MACHIYA SHUKO

IPC: #G09F-009/30; G02F-001/133; H01L-027/12; H01L-029/78

Derwent WPI Acc No: G 88-185762 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 63121886 A2 880525 JP 86268156 A 861111 (BASIC)

JP 2739158 B2 980408 JP 86268156 A 861111

Priority Data (No, Kind, Date):

JP 86268156 A 861111

Japanese Laid-open Patent

Japanese Patent Laid-Open Number: 63-121886

Laid-open Date: May 25, 1988
Application Number: Sho 61-268156

Filing Date: November 11, 1986

Applicant: SEIKO EPSON CORP

SPECIFICATION

1. Title of the Invention

Active-Matrix Panel

2. Claim

An active-matrix panel comprising:

an array of MOS thin-film transistors (TFTs) having channel portions formed by a thin film of polysilicon;

scanning lines and data lines for driving said TFTs;

pixel electrodes driven by said TFTs;

a first insulating substrate on which said array of TFTs, said scanning lines and data lines, and said pixel electrodes are formed;

a second insulating substrate having a common electrode and placed opposite to said first insulating substrate via a space of the order of micrometers; and

a liquid crystal material driven by an electric field produced between each of said pixel electrodes and said common electrode,

wherein a first electrode formed by a semiconductor layer of the TFTs and a second electrode having at least an overlap with said first electrode via a first insulating layer are provided,

said pixel electrodes have at least an overlap with said second electrode via a second insulating layer, and

said first electrode and said pixel electrodes are electrically connected.

3. Detailed Description of the Invention

[Industrial Field of Utilization]

The present invention relates to active-matrix panel structures.

[Prior Art Techniques]

The prior art active-matrix panel structure is described in "Nikkei Electronics", 1984, September 10, No. 351, pp. 211-240. Fig. 2 shows an example of a cross section of an active-matrix panel. Shown are insulating substrates 201, 202, a semiconductor layer 203, insulating layers 204, 207, a gate

electrode 205 connected with scanning lines, data lines 208, pixel electrodes 209, a common electrode 210, and a liquid crystal material 211 that is driven by an electric field developed between the liquid crystal material and the common electrode 210.

[Problem to be Solved by the Invention]

The aforementioned prior art technique suffers from the following problem. Since the capacitance of the liquid crystal material is small, the voltage applied to the liquid crystal material is not held sufficiently. Therefore, a large contrast ratio cannot be obtained.

The present invention is intended to solve this problem. It is an object of the invention to realize an active-matrix panel in which a sufficiently large capacitance is added in parallel with the capacitance of a liquid crystal material to thereby produce a large contrast ratio.

[Means for Solving the Problem]

An active-matrix panel in accordance with the present invention has a first electrode formed by a semiconductor layer of TFTs and a second electrode having at least an overlap with said first electrode via a first insulating layer. Pixel electrodes have at least an overlap with the second electrode via a second insulating layer. The first electrode and the pixel electrodes are electrically connected.

[Operation]

In the aforementioned structure in accordance with the present invention, a capacitance created by an overlap between the first electrode and the second electrode and a capacitance created by an overlap between the second electrode and the pixel electrodes are added in parallel with the capacitance of the liquid crystal material. Therefore, the voltage applied to the liquid crystal material is held sufficiently. As a result, an active-matrix panel having a large contrast ratio can be accomplished. [Embodiment]

Fig. 1 shows one example of a cross section of an active-matrix panel in accordance with the present invention. Its process sequence is described in detail.

First, polysilicon is deposited on an insulating substrate 101 to a thickness of 1000 Å and patterned to form a semiconductor layer 103. Then, the semiconductor layer 103 is thermally oxidized to form an insulating layer 104. Subsequently, polysilicon is deposited, phosphorus is diffused, and a patterning operation is performed to form a gate electrode 105. Phosphorus ions are implanted to form source and drain regions in the semiconductor layer 103. Then, ITO is deposited by sputtering and patterned to form an

intermediate electrode 106. Thereafter, NSG is deposited over the whole surface to form an insulating layer 107. Contact holes are formed. Then, ITO is deposited by sputtering and patterned to form data lines 108 and pixel electrodes 109. On the other hand, a common electrode 110 is formed on an insulating substrate 102 to fabricate a counter substrate. This counter substrate is placed opposite to the active-matrix substrate with a space of the order of several micrometers therebetween and fixed there. A liquid-crystal material 111 is injected into this space, thus completing an active-matrix panel.

In the active-matrix panel fabricated by the process sequence described thus far, the intermediate electrode 106 is placed at the same potential as the common electrode 110. A capacitance created by the overlap between the semiconductor layer 103 and the intermediate electrode 106 and a capacitance created by the overlap between the intermediate electrode 106 and the pixel electrodes 109 are added as pixel capacitances. As a result, the pixel capacitance increases drastically.

[Effects of the Invention]

As described thus far, the active-matrix panel in accordance with the present invention has a large pixel capacitance and so drop of the effective voltage due to leakage from the liquid crystal material itself and due to TFT leakage is quite small. Hence, a large contrast ratio is obtained. Furthermore, the pixel capacitance has increased, making the panel more immune to noise introduced by the capacitive coupling between data lines and pixel electrodes. This reduces flicker.

In this way, the present invention increases the contrast ratio of an active-matrix panel and reduces flicker, thereby improving the display performance.

4. Brief Description of the Drawing

Fig. 1 is a cross-sectional view of an active-matrix panel in accordance with the present invention; and

Fig. 2 is a cross-sectional view of the prior art active-matrix panel.

- 103: semiconductor layer;
- 104: insulating layer;
- 106: intermediate electrode;
- 107: insulating layer;
- 109: pixel electrodes

19 日本国特許庁(JP) 10 特許出願公開

四公開特許公報(A)

昭63-121886

@Int.Cl.4	識別記号	厅内整理番号		國公開	昭和63年(198	38)5月25日
G 09 F 9/30 G 02 F 1/133	3 3 8 3 2 7	6866-5C				
H 01 L 27/12		7370—2H A —7514—5F				
29/78	311	A-8422-5F	審查請求	未請求	発明の数 1	(全3頁)

公発明の名称 アクテイブマトリクスパネル

> 创特 頤 昭61-268156

会田 顧 昭61(1986)11月11日

砂発 明 者 宏 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式 周

の出 セイコーエプソン株式 東京都新宿区西新宿2丁目4番1号

会社

砂代 理 人 弁理士 最上 外1名 狢

発明の名称

2 存許請求の範囲

第1の絶殺差板上に、サャネル部をポリシリコ ン準膜で構成した M O B 型の薄膜トランシスタ (以下できてと略記) アレイと、前記できてを駆 動するための走査額及びデータ報と、前記TPT により駆動される面楽電響とを奪え、共通電應を 有する第2の絶縁基板を第1の絶縁基板と数 m m の空間を介して対向させ、前記面素電源と前記共 通電気との間の電界で液晶を駆動して成るアッテ ィブマトリクスパネルにかいて、ブアエの半導体 層によって構成される第1の電策と、第1の絶損 層をはさんで的記憶1の電豚と少なくとも重なり を有する第2の電腦を備え、前記画常電腦は第2 の絶無層をはさんで前紀第2の電振と少なくとも 煮なりを有し、前配祭 1 の電飯と前期面集電飯と

は電気的に整備されていることを発散とするアク

3. 発明の詳細な説明

(商乗上の利用分野)

本発明はアクティブマトリクスペネルの構造に

(従来の技術)

従来のアクティブマトリクスパネルの推造は、 「日経エレタトロニクス 1984 年9月10日月 A6351 丸211~240」に示されるようなもので あった。鮮2因は、アクティブマトリクスペネル の断面図の倒である。 201 及び 202 は絶無基板、 205 は半導体層。 204 及び 207 は絶縁層。 205 は ゲート電気で走査額につながっている。 208 はデ ーク線、 209 は面帯電甑、 210 は共通電板である。 211 は該品であり、共通電脈 210 との間の電界で 取動される。

(発明が解決しようとする問題点)

しかし前述の従来技術では以下に述べるような

特周昭63-121886 (2)

問題点を生じる。すなわち、液晶の容量が小さいため液晶に加わる気圧が十分に保持されず、大きなコントラスト比が得られないという問題点である。

本発明はこうした問題を解決するものであり、 その目的とするところは、液晶の容量と並列に十 分大きな容量を付加し、コントラスト比の大きな アタティブマトリクスパネルを実現するところに ある。

(問題点を解決するための手段)

本発明のアクティブマトリクスパネルは、エアエの半球体層から成る第1の電弧と、第1の絶線層をはさんで前記第1の電弧と少なくとも取なりを有する第2の電弧を備え、画業電気は第2の絶線層をはさんで前記第2の電気と少なくとも重なりを有し、前記第1の電気と前記画業電弧とは電気的に接続されていることを特徴とする。

(作用)

本発明の上記の構成によれば、液晶の容量と並 列に、第1の電腦と第2の電額との重なりによっ

- 3 -

○をスペッタで震力し、ペターニングをかこなってデータ線 108 及び画書電影 109 を形成する。一方、動産業報 102 に共通電脈 110 を形成して対向素板とし、これをアクティブマトリクス帯板と数 A M の空間を介して対面するように開定する。そして、この空間に被品 1 11 を対入してアクティブマトリクスペネルが完成する。

上述の行程を経てでき上った本アクティブマト マクスパネルは、中間電館 106 を共通電館 110 と 同電位とすることによって、半導体層 105 と中間電飯 106 との重なりによって生じる容貴及び中間電飯 106 と顧常電飯 109 との 重なりによって生じる容 量が、菌素等量として付加される。その結果、面 業容量は飛躍的に増大する。

(類明の効果)

以上述べたように、本発明のアクティブマトリクスパネルは、大きな画景容量を有するため、液晶自身のリーク及びできてのリークによって生じる実効電圧の低下が無めて少なく、大きなコントラスト比が得られる。また、画素容量が増大した

て 生じる 容 量 及 び 節 2 の 電 様 と 函 素 電 順 と の 重 な り に よって 生じる 容 量 が 付 加 される た め 、 液 晶 に 加 わ る 電 圧 が 十 分 に 保 持 され 、 コ ン ト ラ ス ト 比 の 大 さ な ア ク ティ ブ マ ト ロ ク ス パ ネ ル が 実 現 で きる。 { 実 施 例 }

第1回は、本発明のアケティブマトリクスペネルの最面図の一例である。以下、行程を追いなが ら詳細に説明する。

- 4 -

結果、データ線と音楽電影との容量結合によって 混入するノイズの影響が少なくなり、フリャカー が減少する。

このように、本発明はアクティブマトリクスペ ネルのコントラスト比を増大させ、フリッカーを 低級させることによって、その表示性能を向上させるものである。

4. 図面の無単た説明

第1回は、本発明のアクティブマトリクスパネルの断面図。

第 2 図は、従来のアクティブマトリクスパネルの新面倒。

103 半導体層

104 …… 起級階


106 ----- 中間電氣

109 ----- 資素電飯 以 上

出 順人 セイコーエブソン株式会社 代理人 弁理士 最上 新 集1.86


非人 弁理士 最上 15 **值 1**名(

- 5 -



103.华连体着 104.华色及着 106.中隔电路 机绝极器 机亚基电极

第 1 図



第 2 図